미소신호를 다루는 OP 앰프와 A-D 컨버터에도 사용할 수 있다 제2장, 제4장, 제5장, 제7장, 제8장에서 소개하고 있는 스위칭식 전원은 큰 노이즈가 발생하기 쉬우므로 미소한 레벨의 성능이 요구되는 아날로그 회로에는 적합하지 않다고 생각되어 왔다. 실제로 범용 DC-DC 컨버터에서 에너지를 공급받고 있는 OP 앰프의 출력을 오실로스코프로 측정하면 스위칭이 원인인 임펄스 노이즈가 관측되는 경우가 있다. 플라이백형을 사용한다 1. 플라이백형 DC-DC 컨버터의 기초지식 ▲ 그림 1. 전형적인 플라이백형 전원의 기본회로
여기서, L1 : 1차 코일의 인덕턴스, Vin : 입력전압, ton : SW의 ON 시간의 전류가 흐른다. 이 때 1차 코일과 2차 코일에는 기전력 V1과 V2가 발생한다. V1은 입력전압과 같아지고 V2는 1차 권선 N1과 2차 권선 N2의 권선수비에 의해,
의 크기로 된다. 이 때 2차 전류는 흐르지 않는다. 왜냐하면 다이오드 D가 흐름을 저지하기 때문이다.
의 전류가 흐른다. (3) 전원과 트랜스의 차이 ▲ 그림 2. 상용 전원 트랜스의 코어 내에 존재하는 자속은 여자전류에 의한 것뿐이다 (2차 전류에 발생한 자속 Φ2가 1차 전류에 의한 자속 Φ1과 거의 같이 없어진다)
▲ 그림 3. 플라이백 전원에 사용하는 트랜스의 코어 내 자속은 많다 (1차 측 자속과 2차 측 자속이 없어지지 않으므로 자속변화에 따른 코어 손실이 크다)
▲ 그림 4. 부귀환을 실시한 실제 플라이백형 전원의 회로와 각 부 파형 플라이백형에도 연속형과 비연속형이 있지만 그림 4는 설계가 용이한 비연속형 파형이다.
12~16비트 A-D 변환회로에도 사용할 수 있는 저노이즈 DC-DC 컨버터 여기서는 OP 앰프나 A-D 컨버터 등을 사용한 아날로그용으로서 입력 12V, 출력 ±15V/0.1A의 플라이백형 DC-DC 컨버터를 설계한다. NJM2369M을 사용한다 1. 기본사양 ▲ 사진 1. 범용 스위칭 전원 IC NJM2369M (신일본무선) ▲ 그림 5. 범용 스위칭 전원 IC NJM2339MJ/2379M의 내부 회로
2. 코어의 포화를 방지하는 최대 온 듀티 제한기능을 갖고 있다 통상적으로 스위칭 소자의 온 듀티는 피드백 제어에 따라 적절히 제어되고 있다. 온 듀티를 100%까지 출력할 수 있는 IC를 사용한다. 그리고 어떤 문제가 발생하여 온 듀티가 커지면 toff 시간이 짧아져 2차 코일에서의 에너지 방출이 충분히 실행되지 않는다. 그렇게 되면 코어에 에너지가 계속 축적되어 이윽고 트랜스는 자기포화되고 스위칭 소자에 큰 전류가 흘러 파괴돼버린다. ▲ 그림 6. NJM2369M의 최대 온 듀티는 CS 단자의 전압으로 결정된다(트랜스의 코어가 포화되지 않도록 최대 온 듀티를 제한한다) 3. 출력을 ON/OFF하는 방법 ▲ 그림 7. 출력의 ON/OFF 기능을 추가하는 방법 (JNM2369M에는 EN단자가 없으므로 온 듀티를 0%로 하여 OFF 시킨다)
4. 게이트 구동용 출력전압은 전원전압에 맞추어 증감한다 5. 보호회로 6. 설계한 회로 ▲ 그림 8. 설계한 아날로그 회로용 저노이즈 DC-DC 컨버터 (CH1 : 입력전압 ±12V, 출력전압/전류 ±15V/0.15A, CH2 : 입력전압 ±12V, 출력전압/전류 ±5V/0.3A)
여기에 식 (4)의 결과를 대입하여 1차 코일의 인덕턴스를 구하면,
가 된다. (2) 코어 선택 ▲ 그림 9. 그림 8에서 사용한 트랜스용 코어 (FEI19, TDK) ▲ 그림 10. 트랜스의 코어에 갭을 삽입하여 자기저항을 올린다
▲ 그림 11. 코어 FDI19의 갭 길이-AL값 특성
이 된다. 인덕턴스값은 권취 수의 제곱으로 변화되므로 보정한 인덕턴스값 L1a[H]를 구하면, 로 되었다.
로
된다. ▲ 그림 12. 코어 FEI19의 AL값-NI 리밋값 특성
으로 된다. ▲ 그림 13. 설계한 트랜스의 권취 수와 단자배열 8. 파워 MOSFET의 결정 방법 9. 스너버 회로 10. 정류 다이오드 11. 출력 콘덴서
가 흐른다. 150㎌/20V의 ESR은 20mΩ, 허용 리플 전류는 4,320㎃RMS이므로 문제는 없을 것이다. 12. 입력 콘덴서
로 계산한다. C101에는 ±5V의 전원 측으로부터도 리플 전류가 흐르기 때문에 Ipeak를 2배로 하여 계산한다. 그러면,
가 구해진다. 마찬가지로 PS 시리즈에서 330㎌/16V를 선택했다. ESR은 14mΩ, 허용 리플 전류는 5,050㎃RMS이다. 13. NJM2369M 주변 ▲ 그림 14. NJM2369M의 타이밍 저항 RT 및 타이밍 콘덴서 CT와 스위칭 주파수의 관계 (2) 최대 온 듀티
여기서, Vref=0.52V
C107에 의한 게인은 최대 90㏈(에러 앰프의 오픈 루프 게인)까지 인출, DC-DC 컨버터의 직류 특성을 향상시킨다. 14. 각 부의 파형 그림 15에 타나난 것은 파워 MOSFET의 게이트 전압이다. 깨끗한 방형파로 구동하고 있다는 것을 알 수 있다. ▲ 그림 15. 파워 MOSFET의 게이트-소스간 전압 파형(5V/div., 25㎲/div.)
▲ 그림 16. 파워 MOSFET의 드레인-소스간 전압 파형(20V/div., 1㎲/div.)
리플 필터에서 노이즈 제거 1. 리플 필터가 없으면 아날로그 회로용으로 사용할 수 없다 ▲ 그림 17. 그림 8에 나타난 회로의 출력전압 파형 (20mV/div., 5㎲/div.) ▲ 그림 18. 그림 8에 나타난 회로의 출력전압에 포함되는 스펙트럼
(3) 노이즈 미터에서도 측정 2. 사용한 부품 ▲ 사진 2. 리플 필터에 사용한 코일 LHL10 시리즈 (태양유전)
▲ 사진 3. 동상 노이즈를 제거하고 싶을 때 추가하는 코먼 모드코일 ST-104A4 (NEC 토킨) 3. 고S/N으로 하려면 이 실험에는 DC-DC 컨버터용 전원으로서 일반 실험실용 전원이 아니라 잔류 노이즈가 10㎶(10~100㎑) 이하인 초저잡음 전원을 사용하고 있다. 사진 4에 나타난 것은 그림 8의 회로가 실장된 기판의 외관이다. ▲ 그림 19. 3단자 레귤레이터와 조합시키먼 초 저노이즈 전원으로 된다 (30㎶RMS @10Hz~100kHz) ▲ 사진 4. 그림 8의 저노이즈 DC-DC 컨버터가 실장된 기판 浜田 智 本 記事는 日本 CQ出版社가 發行하는 「トラソジスタ技術」誌(2005年 3月號)와의 著作權 協定에 依據하여 提共받은 資料입니다.
|